Пређи на садржај

MOSFET

С Википедије, слободне енциклопедије
Два снажна MOSFET-а у D2PAK површински монтажним кућиштима. Радећи као прекидачи, свака од ових компоненти може издржати блокирајући напон од 120 V у искљученом стању, и може проводити континуирану струју од 30 A у укљученом стању, расипајући до око 100 W и контролишући оптерећење од преко 2000 W. Шибица је приказана ради размере.

У електроници, транзистор са ефектом поља метал-оксид-полупроводник (MOSFET, MOS-FET, или MOS транзистор) је тип транзистора са ефектом поља (FET), најчешће произведен контролисаном оксидацијом силицијума. Има изоловану капију (гејт), чији напон одређује проводљивост уређаја. Ова способност мењања проводљивости са количином примењеног напона може се користити за појачавање или пребацивање електронских сигнала. Термин транзистор са ефектом поља метал-изолатор-полупроводник (MISFET) је скоро синониман са MOSFET. Још један близак синоним је транзистор са ефектом поља са изолованом капијом (IGFET).

Главна предност MOSFET-а је што захтева скоро никакву улазну струју за контролу струје оптерећења под стационарним или нискофреквентним условима, посебно у поређењу са биполарним спојним транзисторима (BJT). У режиму побољшања MOSFET-а, напон примењен на терминал гејта повећава проводљивост уређаја. У транзисторима режима осиромашења, напон примењен на гејт смањује проводљивост.[1]

"Метал" у називу MOSFET понекад је погрешан назив, јер материјал гејта може бити слој полисилицијума (поликристални силицијум). Слично, "оксид" у називу такође може бити погрешан назив, јер се користе различити диелектрични материјали са циљем добијања јаких канала са мањим примењеним напонима.

MOSFET је далеко најчешћи транзистор у дигиталним круговима, јер се милијарде могу укључити у мемориски чип или микропроцесор. Пошто се MOSFET-и могу направити са полупроводницима p-типа или n-типа, комплементарни парови MOS транзистора могу се користити за прављење прекидачких кругова са веома малом потрошњом енергије, у облику CMOS логике.

Попречни пресек кроз nMOSFET када је напон гејта VGS испод прага за прављење проводног канала; има мало или никакво провођење између терминала дрена и сорса; прекидач је искључен. Када је гејт позитивнији, привлачи електроне, индукујући n-тип проводни канал у подлози испод оксида (жуто), што омогућава електронима да теку између n-допираних терминала; прекидач је укључен.

Историја

[уреди | уреди извор]

Основни принцип транзистора са ефектом поља први је патентирао Јулијус Едгар Лилијенфелд 1925. године.[2] 1934. године, проналазач Оскар Хајл независно је патентирао сличан уређај у Европи.[3]

У 1940-им, научници из Бел лабораторија Вилијам Шокли, Џон Бардин и Волтер Хаузер Братејн покушали су да направе уређај са ефектом поља, што је довело до њиховог открића ефекта транзистора. Међутим, структура није успела да покаже очекиване ефекте, због проблема површинских стања: замки на површини полупроводника које држе електроне непокретне. Без површинске пасивације, могли су да направе само BJT и тиристор транзисторе. 1955. године, Карл Фрош и Линколн Дерик случајно су узгојили слој силицијум-диоксида преко силицијумске плоче, за који су приметили ефекте површинске пасивације.[4] До 1957. године, Фрош и Дерик, користећи маскирање и предепозицију, успели су да производе силицијумске транзисторе, у којима су дрен и сорс били суседни на истој површини.[5]

Симулација формирања инверзног канала (густина електрона) и постизања прага напона (IV) у нанотел MOSFET-у. Напомена: Праг напона за овај уређај лежи око 0,45 V.

Након овог истраживања, Мохамед Атала и Давон Канг предложили су силицијумски MOS транзистор 1959. године[6] и успешно демонстрирали радни MOS уређај са својим тимом из Бел лабораторија 1960. године.[7]

Фотомикрографија два метал-гејт MOSFET-а у тест шеми. Сонде за два гејта и три сорс/дрен чвора су означене.

Обично је полупроводник избора силицијум. Неки произвођачи чипова, најпознатији IBM и Intel, користе легуру силицијума и германијума (SiGe) у MOSFET каналима. Многи полупроводници са бољим електричним својствима од силицијума, као што је галијум арсенид, не формирају добре интерфејсе полупроводник-изолатор, и тако нису погодни за MOSFET-е.

Гејт је одвојен од канала танким изолационим слојем, традиционално од силицијум-диоксида, а касније од силицијум оксинитрида. Неке компаније користе комбинацију високо-κ диелектрика и металне капије у 45 нанометар чвору.[8]

Када се примени напон између гејта и сорса, електрично поље које се генерише продире кроз оксид и ствара инверзни слој или канал на интерфејсу полупроводник-изолатор. Инверзни слој пружа канал кроз који струја може проћи између терминала сорса и дрена.

Структура метал-оксид-полупроводник на p-типу силицијума

Структура метал-оксид-полупроводник

[уреди | уреди извор]

Традиционална структура метал-оксид-полупроводник (MOS) се добија узгајањем слоја силицијум-диоксида (SiO
2
) на врху силицијумске подлоге, обично термичком оксидацијом и депоновањем слоја метала или поликристалног силицијума.

Када се примени напон преко MOS структуре, он мења дистрибуцију наелектрисања у полупроводнику. Ако разматрамо p-типни полупроводник, позитиван напон од гејта до тела (основе) ствара слој осиромашења гурајући позитивно наелектрисане шупљине даље од интерфејса гејт-изолатор/полупроводник.

MOS кондензатори и дијаграми појасева

[уреди | уреди извор]

MOS кондензаторска структура је срце MOSFET-а. Размотримо MOS кондензатор где је силицијумска база p-типа. Ако се примени позитиван напон на гејт, шупљине које су на површини p-типне подлоге биће одбачене електричним пољем генерисаним примењеним напоном.

Како се напон на гејту повећава, доћи ће до тачке у којој ће се површина изнад слоја осиромашења конвертовати из p-типа у n-тип, јер ће електрони из масе почети да буду привучени већим електричним пољем. Ово је познато као инверзија.

Структура и формирање канала

[уреди | уреди извор]
Формирање канала у nMOS MOSFET-у приказано као дијаграм појасева: Горњи панели: Примењени напон гејта савија појасеве, осиромашујући шупљине са површине (лево). Наелектрисање које индукује савијање је балансирано слојем негативног акцепторског јонског наелектрисања (десно). Доњи панел: Већи примењени напон даље осиромашује шупљине али појас провођења се спушта довољно у енергији да попуни проводни канал.

MOSFET се заснива на модулацији концентрације наелектрисања MOS капацитетом између тело (основа) електроде и гејт електроде лоциране изнад тела и изоловане од свих других области уређаја слојем гејт диелектрика.

Ако је MOSFET n-канални (nMOS), онда су сорс и дрен n+ области, а тело је p област. Ако је MOSFET p-канални (pMOS), онда су сорс и дрен p+ области, а тело је n област.

Режими рада

[уреди | уреди извор]
Сорс везан за тело да се осигура да нема пристрасности тела:горе лево: Подпраг, горе десно: Омски режим, доле лево: Активни режим на почетку стезања, доле десно: Активни режим дубоко у стезању – модулација дужине канала очигледна

Рад MOSFET-а може се поделити у три различита режима, у зависности од прага напона уређаја (), напона гејт-сорс (), и напона дрен-сорс ().

Прекид, подпраг и слаба инверзија

[уреди | уреди извор]

Критеријум:

Према основном моделу прага, транзистор је искључен, и нема провођења између дрена и сорса. Тачнији модел разматра ефекат термичке енергије који омогућава неким енергетскијим електронима на сорсу да уђу у канал и теку ка дрену.

Триодни режим или линеарна област (омски режим)

[уреди | уреди извор]

Критеријуми: и

Транзистор је укључен, и канал је створен што омогућава струју између дрена и сорса. MOSFET ради као отпорник, контролисан напоном гејта у односу на напоне сорса и дрена.

Засићење или активни режим

[уреди | уреди извор]

Критеријуми: и

Прекидач је укључен, и канал је створен што омогућава струју између дрена и сорса. Пошто је напон дрена већи од напона сорса, електрони се шире, и провођење није кроз узак канал већ кроз шири, дво- или тродимензионални распоред струје.

Ефекат тела

[уреди | уреди извор]
Дијаграм појасева који приказује ефекат тела. VSB дели Фермијеве нивое Fn за електроне и Fp за шупљине, захтевајући већи VGB да попуни појас провођења у nMOS MOSFET-у.

Заузетост енергетских појасева у полупроводнику је одређена положајем Фермијевог нивоа у односу на ивице енергетских појасева полупроводника. Примена обрнуте пристрасности сорс-основа pn споја уводи подељеност између Фермијевих нивоа за електроне и шупљине.

Симболи кругова

[уреди | уреди извор]

Користи се разновр��ност симбола за MOSFET. Основни дизајн је генерално линија за канал са сорсом и дреном који излазе под правим угловима и затим се савијају назад под правим угловима у истом правцу као канал.

P-канални
N-канални
JFET MOSFET поб. MOSFET поб. (без основе) MOSFET оси.

Дигитални интегрисани кругови као што су микропроцесори и мемориски уређаји садрже хиљаде до милијарде интегрисаних MOSFET-а на сваком уређају, пружајући основне прекидачке функције потребне за имплементацију логичких капија и складиштење података.

MOS интегрисани кругови

[уреди | уреди извор]

Након развоја чистих соба за смањење контаминације и фотолитографије[9] и планарног процеса, Si–SiO2 систем је омогућио ниске трошкове производње и лаку интеграцију.

CMOS кругови

[уреди | уреди извор]

MOSFET се користи у дигиталној комплементарној метал-оксид-полупроводник (CMOS) логици, која користи p- и n-канални MOSFET-е као градивне блокове.[10] CMOS технологија омогућава израду прекидачких кола са веома малом потрошњом енергије.

Дигитални

[уреди | уреди извор]

Раст дигиталних технологија као што је микропроцесор пружио је мотивацију за напредовање MOSFET технологије брже од било ког другог типа транзистора заснованог на силицијуму.[11]

Аналогни

[уреди | уреди извор]

Предности MOSFET-а у дигиталним колима се не преносе на супремацију у свим аналогним колима. Два типа кола се ослањају на различите карактеристике понашања транзистора.

Аналогни прекидачи

[уреди | уреди извор]

MOSFET аналогни прекидачи користе MOSFET за пропуштање аналогних сигнала када су укључени, и као високу импедансу када су искључени.

Једноврсни

[уреди | уреди извор]

Овај аналогни прекидач користи четворотерминални једноставни MOSFET p или n типа.

Двоврсни (CMOS)

[уреди | уреди извор]

Овај "комплементарни" или CMOS тип прекидача користи један P-MOS и један N-MOS FET да противдејствује ограничењима једноврсног прекидача.

Конструкција

[уреди | уреди извор]

Материјал гејта

[уреди | уреди извор]

Примарни критеријум за материјал гејта је да буде добар проводник. Високо допирани поликристални силицијум је прихватљив али не и идеалан проводник.

Изолатор

[уреди | уреди извор]

Како се уређаји чине мањим, изолациони слојеви се чине тањим, често кроз кораке термичке оксидације. За нано-размерне уређаје, у неком тренутку се дешава тунеловање носилаца кроз изолатор од канала до електроде гејта.

Дизајн споја

[уреди | уреди извор]

Спојеви сорс-тело и дрен-тело су предмет велике пажње због утицаја на карактеристике струја-напон (I–V) уређаја, брзину уређаја и потрошњу енергије.

Скалирање

[уреди | уреди извор]
Тренд дужине гејта Intel CPU транзистора

Током протеклих деценија, MOSFET је континуирано смањиван у величини; типичне дужине канала MOSFET-а су некад биле неколико микрометара, али модерни интегрисани кругови укључују MOSFET-е са дужинама канала од десетина нанометара. Мањи MOSFET-и су пожељни из неколико разлога, пре свега да би се упаковало што више уређаја на дату површину чипа.[12]

Производња MOSFET-а са дужинама канала много мањим од микрометара је изазов, и тешкоће производње полупроводничких уређаја су увек ограничавајући фактор у напредовању технологије интегрисаних кругова.

Већа подпрагова проводност

[уреди | уреди извор]

Како се MOSFET геометрије смањују, напон који се може применити на гејт мора се смањити да се одржи поузданост. Да се одржи перформанса, праг напона MOSFET-а такође мора да се смањи.[13]

Повећано цурење гејтског оксида

[уреди | уреди извор]

Гејтски оксид, који служи као изолатор између гејта и канала, треба да буде што тањи да се повећа проводљивост канала и перформанса када је транзистор укључен.

Повећано цурење споја

[уреди | уреди извор]

Да се уређаји учине мањим, дизајн споја је постао сложенији, што доводи до виших нивоа допирања, плићих спојева и других техника.[14]

Други типови

[уреди | уреди извор]

Двоструки гејт

[уреди | уреди извор]
FinFET

Двоструки гејт MOSFET има тетродну конфигурацију, где оба гејта контролишу струју у уређају.

Режим осиромашења

[уреди | уреди извор]

Постоје MOSFET уређаји режима осиромашења, који су мање користе од стандардних уређаја режима побољшања. Ово су MOSFET уређаји који су допирани тако да канал постоји чак и са нула напона од гејта до сорса.[15]

Снажни MOSFET

[уреди | уреди извор]
Попречни пресек снажног MOSFET-а, са квадратним ћелијама. Типичан транзистор се састоји од неколико хиљада ћелија.

Снажни MOSFETи имају другачију структуру. Као и код већине снажних уређаја, структура је вертикална а не планарна.[16]

Види такође

[уреди | уреди извор]
  • Floating-gate MOSFET – тип MOSFET меморијске ћелије
  • BSIM – модел MOSFET транзистора
  • ggNMOS – тип NMOS логике
  • HEMT – транзистор високе покретљивости електрона

Референце

[уреди | уреди извор]
  1. ^ „D-MOSFET OPERATION AND BIASING” (PDF). Архивирано (PDF) из оригинала 22. октобар 2022. г.. 
  2. ^ Lilienfeld, Julius Edgar (1926-10-08) "Method and apparatus for controlling electric currents" U.S. Patent 1.745.175A
  3. ^ Heil, Oskar, "Improvements in or relating to electrical amplifiers and other control arrangements and devices", Patent No. GB439457, European Patent Office, filed in Great Britain 1934-03-02, published December 6, 1935 (originally filed in Germany March 2, 1934).
  4. ^ Huff, Howard; Riordan, Michael (2007-09-01). . „Frosch and Derick: Fifty Years Later (Foreword)”. The Electrochemical Society Interface. 16 (3): 29. ISSN 1064-8208. doi:10.1149/2.F02073IF. 
  5. ^ Frosch, C. J.; Derick, L (1957). . „Surface Protection and Selective Masking during Diffusion in Silicon”. Journal of the Electrochemical Society (на језику: енглески). 104 (9): 547. doi:10.1149/1.2428650. 
  6. ^ Bassett, Ross Knox (2007). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. стр. 22—23. ISBN 978-0-8018-8639-3. 
  7. ^ Atalla, M.; Kahng, D. (1960). . „Silicon-silicon dioxide field induced surface devices”. IRE-AIEE Solid State Device Research Conference. 
  8. ^ „Intel 45nm Hi-k Silicon Technology”. Intel. Архивирано из оригинала 5. јул 2007. г.. 
  9. ^ „1955 – Photolithography Techniques Are Used to Make Silicon Devices”. Computer History Museum. Приступљено 2. јун 2012. 
  10. ^ „Computer History Museum – The Silicon Engine | 1963 – Complementary MOS Circuit Configuration is Invented”. Computerhistory.org. Приступљено 2. јун 2012. 
  11. ^ „Computer History Museum – Exhibits – Microprocessors”. Computerhistory.org. Приступљено 2. јун 2012. 
  12. ^ „1965 – "Moore's Law" Predicts the Future of Integrated Circuits”. Computer History Museum. 
  13. ^ Roy, Kaushik; Yeo, Kiat Seng (2004). Low Voltage, Low Power VLSI Subsystems. McGraw-Hill Professional. Fig. 2.1, p. 44, Fig. 1.1, p. 4. ISBN 978-0-07-143786-8. 
  14. ^ Chen, Wai-Kai (2006). The VLSI Handbook. CRC Press. Fig. 2.28, p. 2–22. ISBN 978-0-8493-4199-1. 
  15. ^ „Depletion Mode”. Techweb. 29. јануар 2010. Архивирано из оригинала 31. октобар 2010. г. Приступљено 27. новембар 2010. 
  16. ^ Baliga, B. Jayant (1996). Power Semiconductor Devices. Boston: PWS publishing Company. ISBN 978-0-534-94098-0. 

Спољашње везе

[уреди | уреди извор]